如何保证采样时钟具有低的相位噪声

    在你的或数字信号处理器中不能使用晶体作为采样时钟源。在晶体振荡器电路中尽可能不使用逻辑门电路。晶体振荡器通常是用逻辑门过激励晶体构 成的，这不仅对长期稳定性没有好处，而且会引入比一个简单的振荡器还坏的 。另外来自处理器的数字噪声，或者从集成封装的其它门电路来的数字噪声(假设逻辑门用作振荡器)将作为相位噪声出现在振荡器输出端。  

    理想情况下，可使用一只晶体管或场效应管作为晶体振荡器和具有一个逻辑门的。这个逻辑门和振荡器本身具有去耦极好的。集成封装的门电路将不被采用，因为来自那里的逻辑噪声将对信号相位(它们可以用在直流场合，但不能用于快速开关状态)。

    假如在晶体振荡器和各种模数转换器的采样时钟输入端之间有一个，要使这个器的与系统逻辑分别进行去耦，以使电源噪声避开相位调制时钟。

    采样时钟电源线应远离所有的逻辑信号线以防止来自引入的相位噪声干扰。同时它还应远离低模拟信号线，以免使之恶化。